Il CEO di Intel Pat Gelsinger, in occasione dell'Innovation 2023, ha confermato che l'azienda sta sviluppando una tecnologia di "cache 3D-stacked" per i suoi processori.
Tale tecnologia prevede l'espansione della cache di ultimo livello sul die (cache L3) di un processore con un ulteriore die SRAM fisicamente impilato sopra e funzionante alla stessa velocità di quella sottostante, così che il software veda un singolo blocco indirizzabile contiguo di memoria cache.
AMD ha utilizzato 3D V-Cache con buoni risultati sui suoi processori, tanto che i suoi Ryzen X3D forniscono significativi miglioramenti delle prestazioni di gioco poiché la cache L3 più grande rende immediatamente accessibili ai core della CPU una maggior parte dei dati di rendering, mentre i processori server come EPYC "Milan-X" e "Genoa-X" offrono un discreto boost sui carichi di lavoro con un uso intensivo di memoria.
L'approccio di Intel, però, sarà diverso a livello hardware rispetto a quello utilizzato da AMD, secondo quanto affermato dal Gelsinger.
La tecnologia di AMD è stata sviluppata in collaborazione con TSMC e si basa su una tecnologia di packaging SoIC che facilita il cablaggio die-to-die ad alta densità tra il CCD e il chiplet della cache.
Intel, invece, farà affidamento sui propri stabilimenti per gli stampi dei processori e utilizzerà un mix tra la tecnologia di packaging EMIB (Embedded Multi-Die Interconnect Bridge) e la tecnologia di die stacking 3D Foveros.
Intel ha recentemente fornito un approfondimento sull'architettura del suo prossimo processore client "Meteor Lake", in cui la tecnologia di packaging Foveros e le interconnessioni tile-to-tile consentono ai vari "chiplet" di funzionare come un silicio coeso.
In particolare, Intel sembra aver risolto i problemi di latenza derivanti dalla presenza di iGPU, core della CPU e controller di memoria su chiplet separati.
Le prime CPU consumer ad utilizzare questo approccio dovrebbero essere Arrow Lake, ma non è escluso che si rimandi tutto al 2025 con il lancio di Lunar Lake.
