k|ngp|n SuperPi 32M WR

[v_parrello]

Come da titolo k|ng|pin ho fatto il record superPI32M.
la particolarità è che l'ha ottenuto con una frequenza di processore abbastanza bassa 404x13=5.24 GHz rispetto a quella del 2°, 3° e 4° posto, con chipset 965 e memorie a DDR2-1214 4-4-4-5.
Di seguito il thread su XS:
http://www.xtremesystems.org/forums/...d.php?t=136084

Cosa ne pensate?

Ciao,
Vincenzo

[giampa]

penso che trattandosi di k|ngp|n non ci sia da dubitare...
probabilmente avrà trovato qualche gabola per il 965 riuscendo a farlo tirare come il 975 più ottimizzazioni veramente al limite...
certo che se dopo il 3DMark si cimenta anche nel SPI con questi risultati, si può anche fare festa...

[Mikestore]

dai ke la flotta anti OPB si ingrandisce sempre di + :haha
grande sto ragazzo

[Chicco85]

Interessante... kimping non è mai stato un guru dell'os (vi ricordate i suoi WR con il suo FX57 alieno?). E' migliorato davvero tanto...

Intendiamoci, non che sia uno sprovveduto...

Comuqnue, quello che mi impressiona di più è VictorWang...

[v_parrello]

La cosa che mi impressiona è che il 965 sembra tirare più del 975, forse è merito delle memorie che si riescono a tirare al massimo.

Comunque sia lui che VictorWang con relativamente basse frequenze di CPU riescono a fare tempi che gli altri fanno con 200-300 MHz in più.

Ciao,
Vincenzo

[Chicco85]

Vincenzo, una cosa mi sono sempre chiesto... ma perchè mai su piattaforma Intel si guadagna ad usare i moltiplicatori sulle ram, quando in realtà il collo di bottiglia è tra cpu e northbridge, piuttosto che tra northbridge e ram?

Mi sembra di ricordare infatti che l'ampiezza del bus tra MC e ram sia superiore del bus che collega cpu e northbridge. Il bus delle ram dovrebbe essere 128 bit di ampiezza (considerando il DC), mentre il bus quad pumped, dovrebbe avere (non ricordo con precisione, ed ora non riesco a recuperarlo) 32 bit di ampiezza che "diventano" 128 bit per via del fatto che trasferisce 4 dati per ciclo di clock.

Ora, finchè rimaniamo con il rapporto 1:1 fsb/ram ci troviamo sempre in una posizione di equilibrio, ma se utilizziamo il 4:5 o il 2:3 andiamo a "sbilanciarci troppo" sulle ram.

E' perchè si recupera un pò di efficienza che si perde per strada? Entrambi infatti sappiamo che un bus non ha un'efficienza del 100%...
O anche perchè, alzando la frequenza delle ram, diminuisce la latenza con cui una richiesta alle celle di memoria viene inoltrata?

Grazie per la risposta e scusa se ho usato termini poco tecnici...

[v_parrello]

Chicco85,
veramente una bella domanda e belle riflessioni. Proviamo a ragionare assieme sulla questione.

Anzitutto il ragionamento che hai fatto è corretto la situazione è ben schematizzata nei seguenti due schemi di principio da cui si vede chiaramente quello che hai detto:





Il bus quad-pumped dovrebbe essere ampio 64bit e trasferisce ad ogni ciclo 4 x64 bit di dati.

Utilizziamo delle frequenze di esempio per fare un ragionamento. Supponiamo di stare a FSB 400 Mhz ed in questo caso il bus quad pumped avrà una banda di 400MHz x 4 x 64bit=1600 MHz x 8byte = 12800 MB/s = 12,8 GB/s (essendo 1Hz=1/s).
Invece le memorie avranno una banda teorica di:
1) con FSB:RAM=1:1 800MHz x 64 bit x 2 = 12,8 GB/s
2) con FSB:RAM=4:5 1000 MHz x 64 bit x 2 = 16 GB/s
3) con FSB:RAM=2:3 1200 MHz x 64 bit x 2 = 19,2 GB/s

Quindi si vede chiaramente quello che dici tu cioe' che il canale tra RAM e memory controller ha una banda molto più elevata del canale tra memory controller e CPU che è univocamente determinato dalla frequenza base del FSB, mentre nella RAM intervengono i moltiplicatori.

Quindi quoto in pieno quello che hai detto, e per quanto detto prima reputo che quella che gioca un ruolo determinante è la latenza interna delle RAM che si abbatte notevolmente all'aumentare la frequenza di funzionamento, e in seconda battuta interviene un recupero di efficienza sull'intero sistema ram-memory controller-cpu determinato dall'aumento di velocità della banda delle RAM.

Ciao,
Vincenzo

[Chicco85]

Grazie mille della risposta Vincenzo, alla fine ho sbagliato a scrivere l'ampiezza del bus quad pumped (ma i conti li avevo fatti con 64 bit... ).

Sarebbe interesante riuscire a fare un analisi sistematica dell'aumento delle prestazioni in base all'aumento di frequenza delle ram, per vedere che tipo di relazione ci sia (se è semplicemente lineare o qualche altro tipo di curva, come sospetto ).

Grazie ancora.

[v_parrello]

Relativamente alla banda delle RAM nel chipset 975 l'aumento e' lineare all'aumentare del FSB (teendo fisso tutto il resto):
http://www.atris.it/Forum/showpost.p...7&postcount=11

Quindi è confermato quello che è stato detto. L'unica cosa è che l'efficienza totale della banda si attesta su valori del 60-62% della banda che c'e' tra memory controller e cpu. Sarebbe interessante fare la stessa cosa con diversi moltiplicatori delle RAM.

Ciao,
Vincenzo

[Chicco85]

Infatti non ho specificato (mea culpa), ero curioso di vedere la curva con il 4:5 o con il 2:3. E' li che probabilmente vedremo una relazione diversa.

Abbastanza bassa l'efficienza, gli AMD, grazie al MC controller integrato, mi sembra si assestino sull'80%.