Il SPI viene fatto girare tutto nella cache, ora con 6Mb il tutto si concentra sulla gestione della stessa tramite i vecchi bios, evidentemente i pre 45nm avevano un tipo di accesso di latenza alla cache della cpu più veloce, rispetto ai nuovi bios, infatti se non ricordo male si parlava proprio di una cosa simile nelle specifiche intel sui peryn al lancio (ovvero che la cache era laggarmente rallentata, imputabile all'incremento del quantitativo).
Se riesco a trovare l'articolo vi posto qualcosa in merito :-;
Rispondi quotando
tu che lo conosci meglio magari hai colto nel segno 
