P5K (Vanilla) V-mod

[pippo369]

Aggiungo la Mod. VCpu_PLL per chi volesse provarla.

[dinamite2]

Aggiungo la Mod. VCpu_PLL per chi volesse provarla.

Pippo che rischi si corrono nel tenere questo valore elevato?

[pippo369]

Pippo che rischi si corrono nel tenere questo valore elevato?

"Il PLL non è altro un circuito di controllo e di sincronizzazione di un'onda con una specifica frequenza, il PLL su conroe controlla che l'onda sia sempre in determinati parametri di funzionamento, se questa onda rimane entro un certo range la cpu lavora correttamente, invece, se il segnale degrada ed esce fuori specifica la cpu arresta il suo funzionamento riscontrando il classico fsb wall.
Migliore è la cpu migliore sarà il segnale generato ad alte frequenze e verrà sincronizzato molto più facilmente dal PLL, ora, se noi riusciamo ad intervenire su questo segnale, variando il rapporto di segnale rumore, tra la scala minima e la scala massima, possiamo aumentare il range di funzionamento della cpu aumentando cosi il suo fsb massimo.
Ma c'è un rovescio della medaglia in tutto questo, il PLL a lungo andare rovina la cpu."
(Fonte Zilla).

Per normale overclock io non terrei quindi troppo alto il voltaggio solo per guadagnare qualche decina di mhz di fsb.
Per bench il discorso è diverso.

[v_parrello]

Mi permetto modestamente di precisare meglio quanto detto da Zilla perche' esposto in questo modo il concetto non mi pare molto preciso. Anche se devo subito dire che l'ottimo Zilla ha centrato il problema. Quindi la mia è solo una precisazione per rendere più chiaro il tutto.

I processori Intel (come si evince dai datasheet) accettano in ingresso, tramite un pin, una tensione detta VCCPLL o PLL VCC che vale 1.50v+/-5% (nei conroe è il pin D23).
Questa tensione serve per alimentare in maniera disacoppiata (dalle altre tensioni tipo il vcore) i PLL del FSB interni al processore.

In generale un PLL (Phase Locked Loop), in italiano anello ad aggancio di fase, è un circuito elettronico progettato per generare un'onda di una specifica frequenza, sincronizzata con un'onda di ampiezza diversa, fornita in ingresso (vedi http://it.wikipedia.org/wiki/Phase-Locked_Loop per la descrizione di un PLL).

Quindi i PLL del FSB interni al processore sono dei circuiti che servono a generare un segnale con la stessa frequenza, ma ampiezza diversa, del FSB quad pumped del chipset e che servono a sincronizzare i segnali (comandi e dati) che entrano ed escono dal processore attraverso il FSB quad pumped del chipset.

Alzando la tensione di alimentazione si rendono più stabili questi circuiti PLL quando si lavora in overclock, e quindi si riesce a produrre un segnale di sincronizzazzione tra il bus esterno e quello interno al processore il più possibile in fase e con un basso contenuto di rumore stabile anche con overclock elevati.

Se i PLL del FSB interni al processore non riescono a rimanere in fase con il segnale esterno del FSB del bus quad pumped non funzona più nulla.

Siccome questi circuiti PLL sono interni al processore è ovvio che applicando tensioni elevate a circuiti interni a lungo andare si rovina il processore.

Spero di essere riuscito a trasporre in maniera chiara per tutti una cosa che è abbastanza complicata.

Vincenzo

[pippo369]

Cercando una v_mod per un'altra mainboard ho invece trovato questa news che mi fa molto comodo..

Pencilmod per il V_PLL

[User111]

scusatemi se riuppo questo topic ma come faccio a sapere quanto PLL voltage dò?

[pippo369]

scusatemi se riuppo questo topic ma come faccio a sapere quanto PLL voltage dò?

Devi usare il tester, i punti di lettura sono una qualsiasi massa e quello indicato sulla foto.

[User111]

Devi usare il tester, i punti di lettura sono una qualsiasi massa e quello indicato sulla foto.

dove è quello verde va il nero giusto?

[wasky]

dove è quello verde va il nero giusto?

Dove vedi il grabber bianco va il puntale Rosso

Non ne hai preso uno


Scherzo


Roberto

[User111]

Dove vedi il grabber bianco va il puntale Rosso

Non ne hai preso uno


Scherzo


Roberto